IBM เพิ่งทำสิ่งที่อุตสาหกรรมเซมิคอนดักเตอร์คิดว่ายังต้องใช้เวลาอีกหลายปี: สาธิตเทคโนโลยีชิปที่ใช้งานได้จริง ซึ่งทะลุขีดจำกัด 1 นาโนเมตร ชิป IBM ระดับต่ำกว่า 1 นาโนเมตรที่ทำงานที่ โหนด 0.7 นาโนเมตร ไม่ได้เป็นเพียงรุ่นที่เล็กลงของสิ่งที่มีมาก่อน แต่มันเป็นวิธีการสร้างทรานซิสเตอร์แบบใหม่โดยพื้นฐาน — และอาจเปลี่ยนสิ่งที่เป็นไปได้ในด้านการประมวลผล AI ศูนย์ข้อมูลประหยัดพลังงาน และอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภคในทศวรรษหน้า
Summary
ประเด็นสำคัญ
- IBM เปิดตัวเทคโนโลยีชิประดับต่ำกว่า 1 นาโนเมตรตัวแรกของโลก ทำงานที่ โหนด 0.7 นาโนเมตร โดยใช้สถาปัตยกรรมนาโนสแต็กแบบใหม่
- ชิปบรรจุ เกือบ 100 พันล้านทรานซิสเตอร์ ลงบนพื้นผิวขนาดเท่าเล็บมือด้วยการซ้อนกันในชั้น 3 มิติในแนวตั้ง
- เมื่อเทียบกับชิปรุ่นก่อนหน้าของ IBM ที่ 2 นาโนเมตร การออกแบบใหม่ให้ ประสิทธิภาพสูงขึ้นถึง 50% หรือ ประหยัดพลังงานมากขึ้นถึง 70%
- หน่วยความจำ SRAM บนชิปแสดงให้เห็นการ สเกลได้ 40% ซึ่งเป็นตัวชี้วัดสำคัญสำหรับการรองรับงานโหลด AI
- นี่คือ หมุดหมายด้านงานวิจัย ไม่ใช่ผลิตภัณฑ์เชิงพาณิชย์ — IBM ประเมินว่าการผลิตอาจเกิดขึ้นได้ภายใน ห้าปี หากแนวทางนี้สามารถสเกลได้อย่างแข่งขันได้
IBM ประกาศชิประดับต่ำกว่า 1 นาโนเมตรตัวแรกของโลก
การประกาศมีขึ้นเมื่อวันที่ 25 มิถุนายน 2026 และทันทีที่เกิดคำถามที่อุตสาหกรรมชิปเผชิญอยู่เงียบๆ มาหลายปี: กฎของมัวร์หมดหนทางแล้วจริงหรือ หรือมีคนเพิ่งค้นพบทางอ้อม?
คำตอบของ IBM อย่างน้อยในตอนนี้ คือทางอ้อม — และเป็นทางอ้อมที่พลิกโฉม โหนด 0.7 นาโนเมตร ไม่ใช่ก้าวเล็กๆ แบบค่อยเป็นค่อยไป แต่มันข้ามเส้นแบ่งที่วิศวกรจำนวนมากมองว่าเป็นขีดจำกัดเชิงปฏิบัติของการสเกลทรานซิสเตอร์ซิลิคอน เพื่อไปถึงจุดนั้น IBM ไม่ได้แค่ทำให้ทรานซิสเตอร์เล็กลงในความหมายแบบดั้งเดิม แต่สร้างสถาปัตยกรรมใหม่ทั้งหมดตั้งแต่พื้นฐาน
เทคโนโลยีโหนด 0.7 นาโนเมตรที่เป็นการฝ่าทะลุ
มาตรฐานอุตสาหกรรมปัจจุบันอยู่ที่ราว 2 นาโนเมตร — ซึ่งเล็กจนน่าทึ่งอยู่แล้ว ประมาณความกว้างของอะตอมไม่กี่อะตอม เทคโนโลยีใหม่ของ IBM อยู่ที่ 0.7 นาโนเมตร ทำให้เป็นเทคโนโลยีชิปที่ทราบกันว่าต่ำกว่า 1 นาโนเมตรตัวแรกของโลก เพื่อให้เห็นภาพ: นาโนเมตรคือหนึ่งในพันล้านของเมตร และทรานซิสเตอร์ในสเกลนี้กำลังทำงานที่ขอบเขตที่ฟิสิกส์แบบคลาสสิกรองรับได้อย่างสะดวกสบาย
เจย์ แกมเบตตา ผู้อำนวยการ IBM Research และ IBM Fellow เรียกมันว่า “ช่วงเวลาหมุดหมายในวงการคอมพิวติ้ง ผลักดันเทคโนโลยีให้ก้าวพ้นยุคนาโนเมตรไปสู่สเกลระดับอะตอม” คำพูดของเขามีน้ำหนัก — IBM มีประวัติยาวนานด้านการเป็นผู้บุกเบิกเซมิคอนดักเตอร์ และชุมชนวิจัยให้ความสำคัญกับการประกาศเหล่านี้อย่างจริงจัง แม้ไทม์ไลน์เชิงพาณิชย์จะยังไม่แน่นอนก็ตาม
สถาปัตยกรรมนาโนสแต็กและการซ้อนทรานซิสเตอร์แบบ 3 มิติ
ความลับเบื้องหลังการฝ่าทะลุครั้งนี้คือสิ่งที่ IBM เรียกว่า สถาปัตยกรรมนาโนสแต็ก — การออกแบบทรานซิสเตอร์แบบนาโนชีตสามมิติครั้งแรกของอุตสาหกรรม แทนที่จะหดทรานซิสเตอร์ลงบนระนาบสองมิติแบนๆ (แนวทางที่ขับเคลื่อนความก้าวหน้าของชิปมาหลายทศวรรษ) IBM เลือกที่จะ ซ้อนและจัดเรียงทรานซิสเตอร์ในแนวตั้ง เป็นชั้น 3 มิติ โดยใช้เทคนิคที่เรียกว่า 3D sequential integration
ศาสตราจารย์อลัน วูดเวิร์ด นักวิทยาศาสตร์คอมพิวเตอร์จากมหาวิทยาลัยเซอร์รีย์ ให้คำอธิบายเปรียบเทียบที่เข้าใจง่าย: หากความพยายามด้านชิป 3 มิติที่มีอยู่จากคู่แข่งอย่างซัมซุงและอินเทลเทียบได้กับอาคารสูง 30 ถึง 50 ชั้น ข้อเสนอ NanoStack ของ IBM ก็เปรียบเสมือนตึกระฟ้า 100 ชั้น “ผมคิดว่าสามารถพูดได้อย่างยุติธรรมว่าข้อเสนอของ IBM นั้นทะเยอทะยานที่สุด” เขากล่าว
ความทะเยอทะยานนั้นมาพร้อมกับความท้าทายด้านวิศวกรรมจริงๆ ความร้อนเป็นประเด็นสำคัญ — ทรานซิสเตอร์สร้างความร้อนเมื่อสวิตช์ทำงาน และในสแต็กแนวตั้งที่หนาแน่น ความร้อนนั้นแทบไม่มีที่ระบาย นอกจากนี้ยังมีปัญหาเรื่องการแยกชั้น: หากชั้นฉนวนระหว่างทรานซิสเตอร์บางเกินไป ทรานซิสเตอร์อาจไม่สามารถปิดการทำงานได้อย่างถูกต้อง ความสามารถของ IBM ในการจัดการปัญหาเหล่านี้ในระดับปริมาณมากจะเป็นตัวกำหนดว่าเทคโนโลยีนี้จะเข้าสู่การผลิตจริงได้หรือไม่
ความก้าวหน้าทางเทคนิคและตัวชี้วัดประสิทธิภาพ
ตัวเลขหลักๆ นั้นโดดเด่นไม่ว่ามองจากมุมไหน
ความหนาแน่นของทรานซิสเตอร์และขนาดชิป
การออกแบบนาโนสแต็กสามารถบรรจุ เกือบ 100 พันล้านทรานซิสเตอร์ ลงบนชิปขนาดประมาณเล็บมือมนุษย์ ความหนาแน่นนี้เกิดขึ้นได้จากการไปในแนวตั้ง — ซ้อนชั้นที่การออกแบบแบนแบบดั้งเดิมไม่สามารถรองรับได้ในสเกลนี้
การเพิ่มขึ้นของประสิทธิภาพและการประหยัดพลังงาน
เมื่อเทียบกับชิปรุ่นก่อนหน้าของ IBM ที่ 2 นาโนเมตร ชิป 0.7 นาโนเมตรให้ประสิทธิภาพสูงขึ้นถึง 50% หรืออีกทางหนึ่งคือประหยัดพลังงานมากขึ้นถึง 70% ภายใต้งานโหลดเทียบเท่ากัน การจัดกรอบว่า “ประสิทธิภาพหรือประสิทธิภาพพลังงาน” นั้นตั้งใจ: ผู้ออกแบบชิปสามารถปรับจูนสถาปัตยกรรมพื้นฐานเดียวกันเพื่อเน้นความเร็วสูงสุดหรือการใช้พลังงานต่ำ ขึ้นอยู่กับความต้องการของแอปพลิเคชัน
ความยืดหยุ่นนั้นสำคัญอย่างยิ่งในตอนนี้ กระแส AI สร้างสรรค์ได้เปลี่ยน การใช้พลังงานของศูนย์ข้อมูล ให้กลายเป็นหนึ่งในปัญหาที่เร่งด่วนที่สุดของอุตสาหกรรมเทคโนโลยี ฟาร์มเซิร์ฟเวอร์กำลังสร้างภาระให้กับโครงข่ายไฟฟ้าและต้องการระบบทำความเย็นระดับอุตสาหกรรม ชิปที่ให้ผลการประมวลผลเท่าเดิมแต่ใช้พลังงานน้อยลง 70% ไม่ได้เป็นเพียงความสำเร็จทางเทคนิค — แต่มันอาจเป็นคำตอบของวิกฤตโครงสร้างพื้นฐานที่มีค่าใช้จ่ายสูงและเป็นจริงอย่างยิ่ง
การสเกล SRAM สำหรับงานโหลด AI
นอกเหนือจากพลังประมวลผลดิบ IBM ได้ยืนยันแนวทางนาโนสแต็กด้วยอินเวอร์เตอร์ CMOS ที่ใช้งานได้จริง และแสดงให้เห็นการสเกล 40% ใน SRAM — หน่วยความจำบนชิปความเร็วสูงที่ป้อนข้อมูลโดยตรงให้กับโปรเซสเซอร์ สำหรับงานโหลด AI ที่โมเดลต้องดึงข้อมูลจำนวนมหาศาลจากหน่วยความจำอย่างต่อเนื่อง หน่วยความจำบนชิปที่เร็วและหนาแน่นขึ้นมีความสำคัญพอๆ กับจำนวนทรานซิสเตอร์ การปรับปรุงการสเกล SRAM 40% ที่โหนดนี้เป็นสัญญาณที่มีนัยสำคัญว่าสถาปัตยกรรมนี้ใช้ได้ผลกับงานโหลดประเภทที่สำคัญที่สุดในตอนนี้
การพัฒนา มุมมองการผลิต และความร่วมมือในอุตสาหกรรม
เทคโนโลยีนี้กำลังพัฒนาที่ศูนย์วิจัยชั้นนำในเมืองออลบานี รัฐนิวยอร์ก ซึ่งกำลังจะติดตั้งเครื่องลิโธกราฟี ASML High-NA EUV — เครื่องพิมพ์ชิปที่ล้ำหน้าที่สุดในปัจจุบัน สามารถกัดลายวงจรได้ด้วยความแม่นยำตามที่โหนดนี้ต้องการ ความพร้อมใช้งานและความพร้อมของอุปกรณ์ High-NA EUV เองก็เป็นปัจจัยหนึ่งที่กำหนดว่าการวิจัยนี้จะเปลี่ยนผ่านสู่การผลิตได้เร็วเพียงใด
ไทม์ไลน์สำหรับการผลิต
IBM ประเมินว่าการผลิตอาจเป็นไปได้ภายในห้าปี หากแนวทางนาโนสแต็กพิสูจน์ได้ว่าสามารถสเกลได้ และไม่มีคู่แข่งรายใดไปถึงหมุดหมายนี้ก่อน การจัดกรอบแบบมีเงื่อนไขนี้สะท้อนความตรงไปตรงมา — การสเกลต้นแบบวิจัยไปสู่การผลิตปริมาณมากเป็นความท้าทายที่แตกต่างโดยสิ้นเชิงจากการสาธิตในห้องแล็บ ประวัติศาสตร์การพัฒนาเซมิคอนดักเตอร์เต็มไปด้วยความก้าวหน้าด้านวิจัยที่น่าประทับใจซึ่งใช้เวลานานกว่าที่คาดในการกลายเป็นผลิตภัณฑ์ หรือไม่เคยกลายเป็นผลิตภัณฑ์เลย
พันธมิตรร่วมมือ
IBM ไม่ได้เดินหน้าเรื่องนี้เพียงลำพัง Lam Research, Tokyo Electron และ SCREEN Semiconductor Solutions ต่างร่วมมือกันพัฒนากระบวนการที่จำเป็นในการเปลี่ยนนาโนสแต็กให้กลายเป็นเทคโนโลยีที่ผลิตได้จริง นี่คือชื่อใหญ่ในวงการอุปกรณ์เซมิคอนดักเตอร์ — การมีส่วนร่วมของพวกเขาบ่งชี้ว่า ระบบนิเวศของอุตสาหกรรมกำลังให้ความสำคัญกับเรื่องนี้อย่างจริงจัง ไม่ได้มองว่าเป็นเพียงความอยากรู้อยากเห็นด้านวิจัย
สิ่งที่ทำให้ความร่วมมือนี้มีนัยสำคัญคือสิ่งที่มันบ่งบอกเกี่ยวกับความสามารถในการผลิตได้จริง การเป็นพันธมิตรกับผู้ผลิตอุปกรณ์ในระยะนี้บ่งชี้ว่า IBM กำลังคิดถึงวิศวกรรมกระบวนการที่จำเป็นสำหรับการผลิต ไม่ใช่แค่ฟิสิกส์ของตัวอุปกรณ์เท่านั้น การดึงผู้ผลิตอุปกรณ์ระดับโลกเข้ามามีส่วนร่วมตั้งแต่เนิ่นๆ คือสิ่งที่บริษัททำเมื่อเชื่อว่าความก้าวหน้าด้านวิจัยมีเส้นทางสู่การค้าได้อย่างน่าเชื่อถือ
แกมเบตตาอธิบายการเปลี่ยนสถาปัตยกรรมในภาพกว้างว่า: “ด้วยสถาปัตยกรรมนาโนสแต็กใหม่ของเรา เราไม่ได้แค่ทำให้ทรานซิสเตอร์เล็กลง แต่เรากำลังสร้างวิธีการสร้างชิปขึ้นมาใหม่เพื่อมอบพลังและประสิทธิภาพพลังงานที่มากขึ้นอย่างมหาศาล” หากการสร้างใหม่นี้ยังคงยืนหยัดได้ในระดับการผลิต ก็อาจขยายกฎของมัวร์ออกไปได้อย่างน้อยอีกหนึ่งทศวรรษจากที่นักวิเคราะห์ส่วนใหญ่คาดการณ์ไว้ — และ พลิกโฉมเศรษฐศาสตร์ ของฮาร์ดแวร์ AI ไปพร้อมกัน
คำถามที่พบบ่อย
ความสำคัญของชิป 0.7 นาโนเมตรของ IBM คืออะไร?
มันเป็นเทคโนโลยีชิประดับต่ำกว่า 1 นาโนเมตรตัวแรกของโลก โดยใช้สถาปัตยกรรมนาโนสแต็ก 3 มิติแบบใหม่ที่ช่วยให้ได้ความหนาแน่นของทรานซิสเตอร์สูงขึ้นอย่างมาก — เกือบ 100 พันล้านตัวบนชิปขนาดเท่าเล็บมือ — และมีประสิทธิภาพการใช้พลังงานดีขึ้นเมื่อเทียบกับรุ่นก่อนหน้า
สถาปัตยกรรมนาโนสแต็กของ IBM แตกต่างจากการออกแบบชิปแบบดั้งเดิมอย่างไร?
แทนที่จะหดทรานซิสเตอร์ลงบนพื้นผิวสองมิติแบนๆ แนวทางนาโนสแต็กของ IBM จะซ้อนและจัดเรียงทรานซิสเตอร์ในแนวตั้งเป็นชั้น 3 มิติ โดยใช้การรวมแบบลำดับชั้น 3 มิติ (3D sequential integration) วิธีนี้เพิ่มความหนาแน่นของทรานซิสเตอร์โดยไม่ต้องพึ่งพาการย่อขนาดในแนวราบเพียงอย่างเดียว ซึ่งกำลังเข้าใกล้ขีดจำกัดทางกายภาพ
ชิปรุ่นใหม่ของ IBM ให้การปรับปรุงประสิทธิภาพอย่างไรเมื่อเทียบกับชิป 2 นาโนเมตรรุ่นก่อนหน้า?
ชิป 0.7 นาโนเมตรให้ประสิทธิภาพสูงขึ้นถึง 50% หรือประหยัดพลังงานมากขึ้นถึง 70% เมื่อเทียบกับชิปรุ่นก่อนหน้าของ IBM ที่ 2 นาโนเมตร ขึ้นอยู่กับการกำหนดค่าของสถาปัตยกรรมสำหรับแอปพลิเคชันที่กำหนด
เทคโนโลยีชิประดับต่ำกว่า 1 นาโนเมตรของ IBM จะสามารถผลิตเชิงพาณิชย์ได้เมื่อใด?
IBM ประเมินว่าการผลิตอาจเกิดขึ้นได้ภายในห้าปี หากเทคโนโลยีนาโนสแต็กพิสูจน์ได้ว่าสามารถสเกลไปสู่การผลิตปริมาณมากได้ และยังคงสามารถแข่งขันกับความก้าวหน้าจากบริษัทเซมิคอนดักเตอร์รายอื่นได้
{“@context”:”https://schema.org”,”@type”:”FAQPage”,”mainEntity”:[{“@type”:”Question”,”name”:”ความสำคัญของชิป 0.7 นาโนเมตรของ IBM คืออะไร?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”มันเป็นเทคโนโลยีชิประดับต่ำกว่า 1 นาโนเมตรตัวแรกของโลก โดยใช้สถาปัตยกรรมนาโนสแต็ก 3 มิติแบบใหม่ที่ช่วยให้ได้ความหนาแน่นของทรานซิสเตอร์สูงขึ้นอย่างมาก — เกือบ 100 พันล้านตัวบนชิปขนาดเท่าเล็บมือ — และมีประสิทธิภาพการใช้พลังงานดีขึ้นเมื่อเทียบกับรุ่นก่อนหน้า.”}},{“@type”:”Question”,”name”:”สถาปัตยกรรมนาโนสแต็กของ IBM แตกต่างจากการออกแบบชิปแบบดั้งเดิมอย่างไร?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”แทนที่จะหดทรานซิสเตอร์ลงบนพื้นผิวสองมิติแบนๆ แนวทางนาโนสแต็กของ IBM จะซ้อนและจัดเรียงทรานซิสเตอร์ในแนวตั้งเป็นชั้น 3 มิติ โดยใช้การรวมแบบลำดับชั้น 3 มิติ (3D sequential integration) วิธีนี้เพิ่มความหนาแน่นของทรานซิสเตอร์โดยไม่ต้องพึ่งพาการย่อขนาดในแนวราบเพียงอย่างเดียว ซึ่งกำลังเข้าใกล้ขีดจำกัดทางกายภาพ.”}},{“@type”:”Question”,”name”:”ชิปรุ่นใหม่ของ IBM ให้การปรับปรุงประสิทธิภาพอย่างไรเมื่อเทียบกับชิป 2 นาโนเมตรรุ่นก่อนหน้า?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”ชิป 0.7 นาโนเมตรให้ประสิทธิภาพสูงขึ้นถึง 50% หรือประหยัดพลังงานมากขึ้นถึง 70% เมื่อเทียบกับชิปรุ่นก่อนหน้าของ IBM ที่ 2 นาโนเมตร ขึ้นอยู่กับการกำหนดค่าของสถาปัตยกรรมสำหรับแอปพลิเคชันที่กำหนด.”}},{“@type”:”Question”,”name”:”เทคโนโลยีชิประดับต่ำกว่า 1 นาโนเมตรของ IBM จะสามารถผลิตเชิงพาณิชย์ได้เมื่อใด?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”IBM ประเมินว่าการผลิตอาจเกิดขึ้นได้ภายในห้าปี หากเทคโนโลยีนาโนสแต็กพิสูจน์ได้ว่าสามารถสเกลไปสู่การผลิตปริมาณมากได้ และยังคงสามารถแข่งขันกับความก้าวหน้าจากบริษัทเซมิคอนดักเตอร์รายอื่นได้.”}}]}
บทความนี้จัดทำขึ้นด้วยความช่วยเหลือของปัญญาประดิษฐ์และผ่านการตรวจทานโดยทีมบรรณาธิการ
